1. CPU包括（ ）兩部分。
A、ALU和累加器
B、ALU和控制器
C、運(yùn)算器和控制器
D、ALU和主存儲(chǔ)器
2. 計(jì)算機(jī)運(yùn)算速度的單位是（ ）。
A、MTBF
B、MIPS
C、MHZ
D、MB
3. 若十六進(jìn)數(shù)微AC.B，則其十進(jìn)制數(shù)為（ ?。?。
A、254.54
B、2763
C、172.6875
D、172.625
4. 若十進(jìn)制數(shù)據(jù)為137.5則其八進(jìn)制數(shù)為（ ）。
A、89.8
B、211.4
C、211.5
D、1011111.101
5. 若x補(bǔ)=0.1101010，則x原=（ ）。
A、1.0010101
B、1.0010110
C、0.0010110
D、0.1101010
6. 若脂用雙符號(hào)位，則發(fā)生正溢的特征是：雙符號(hào)位為（ ）。
A、00
B、01
C、10
D、11
7. 補(bǔ)碼加法運(yùn)算是指（ ?。?。
A、操作數(shù)用補(bǔ)碼表示，連同符號(hào)位一起相加
B、操作數(shù)用補(bǔ)碼表示，根據(jù)符號(hào)位決定實(shí)際操作
C、將操作數(shù)轉(zhuǎn)化為原碼后再相加
D、取操作數(shù)絕對(duì)直接相知，符號(hào)位單獨(dú)處理
8. 原碼乘法是（ ?。?。
A、先取操作數(shù)絕對(duì)值相乘，符號(hào)位單獨(dú)處理
B、用原碼表示操作數(shù)，然后直接相乘
C、被乘數(shù)用原碼表示，乘數(shù)取絕對(duì)值，然后相乘
D、乘數(shù)用原碼表示，被乘數(shù)取絕對(duì)值，然后相乘
9. 原碼加減交替除法又稱為不恢復(fù)余數(shù)法，因此（ ）。
A、不存在恢復(fù)余數(shù)的操作
B、當(dāng)某一步運(yùn)算不夠減時(shí)，做恢復(fù)余數(shù)的操作
C、僅當(dāng)最后一步余數(shù)為負(fù)時(shí)，做恢復(fù)余數(shù)的操作
D、當(dāng)某一步余數(shù)為負(fù)時(shí)，做恢復(fù)余數(shù)的操作
10. 浮點(diǎn)加減中的對(duì)階的方法是（ ）。
A、將較小的一個(gè)階碼調(diào)整到與較大的一個(gè)階碼相同
B、將較大的一個(gè)階碼調(diào)整到與較小的一個(gè)階碼相同
C、將被加數(shù)的階碼調(diào)整到與加數(shù)的階碼相同
D、將加數(shù)的階碼調(diào)整到與被加數(shù)的階碼相同
11. 在下列幾種存儲(chǔ)器中，CPU可直接訪問的是（ ?。?。
A、主存儲(chǔ)器
B、磁盤
C、磁帶
D、光盤
12. 若存儲(chǔ)周期100ns，每次讀出一個(gè)字節(jié)，則該存儲(chǔ)器的數(shù)據(jù)傳輸率為（ ）。
A、32×106位/秒
B、8×106位/秒
C、80Mb/秒
D、80×106位/秒
13. 靜態(tài)半導(dǎo)體存儲(chǔ)器SRAM指（ ?。?。
A、在工作過程中，存儲(chǔ)內(nèi)容保持不變
B、在斷電后信息仍能維持不變
C、不需動(dòng)態(tài)刷新
D、芯片內(nèi)部有自動(dòng)刷新邏輯
14. 半導(dǎo)體靜態(tài)存儲(chǔ)器SRAM的存儲(chǔ)原理是（ ?。?BR> A、依靠雙穩(wěn)態(tài)電路
B、依靠定時(shí)刷新
C、依靠讀后再生
D、信息不再變化
15. 高速緩沖存儲(chǔ)器Cache一般采取（ ?。?。
A、隨機(jī)存取方式
B、順序存取方式
C、半順序存取方式
D、只讀不寫方式
16. 虛地址是（ ）。
A、不存在的地址
B、用戶編程可使用的地址
C、主存地址
D、磁盤地址
17. 堆棧指針SP的內(nèi)容是（ ?。?BR> A、棧頂單元內(nèi)容
B、棧頂單元地址
C、棧底單元內(nèi)容
D、棧底單元地址
18. 為了縮短指令中某個(gè)地址段的位數(shù)，有效的方法是采?。ā 。?BR> A、立即尋址
B、變址尋址
C、間接尋址
D、寄存器尋址
19. 如果按變址方式讀取操作數(shù)，則有效地址是指（ ?。?。
A、指令中直接給出的地址
B、變址計(jì)算獲得的地址
C、變址寄存器中存放的地址
D、基址寄存器中存放的地址
20. 在向上生長(zhǎng)的堆棧中，如果出棧指令POPx的操作定義為：
M（x）←M（SP）；SP←（SP）-1則入棧指令PUSH X應(yīng)定義為（ ?。?BR> A、M（SP）←M（x）；SP←（SP）＋1
B、M（SP）←M（x）；SP←（SP）－1
C、SP←（SP）＋1；M（SP）←M（x）
D、SP←（SP）－1；M（SP）←M（x）
21. 在微程序控制的計(jì)算機(jī)中，若要修改指令系統(tǒng)，只要（ ）。
A、改變時(shí)序控制方式
B、改變微指令格式
C、增加微命令個(gè)數(shù)
D、改變控制存儲(chǔ)器的內(nèi)容
22. 在不同速度的設(shè)備之間傳送數(shù)據(jù)，（ ?。?BR> A、必須采用同步控制方式
B、必須采用異步控制方式
C、可以選用同步方式，也可選用異步方式
D、必須采用應(yīng)答方式
23. 掛接在總線上的多個(gè)部件（ ）。
A、只能分時(shí)向總線發(fā)送數(shù)據(jù)，并只能分時(shí)從總線接收數(shù)據(jù)
B、只能分時(shí)向總線發(fā)送數(shù)據(jù)，但可同時(shí)從總線接收數(shù)據(jù)
C、可同時(shí)向總線發(fā)送數(shù)據(jù)，并同時(shí)從總線接收數(shù)據(jù)
D、可同時(shí)向總線發(fā)送數(shù)據(jù)，但只能分時(shí)從總線接收數(shù)據(jù)
24. 總線的數(shù)據(jù)通路寬度是指（ ?。?BR> A、能一次并行傳送的數(shù)據(jù)位數(shù)
B、可依次串行傳送的數(shù)據(jù)位數(shù)
C、單位時(shí)間內(nèi)可傳送的數(shù)據(jù)位數(shù)
D、可一次傳送的數(shù)據(jù)的值
25. 串行接口是指（ ?。?。
A、接口與系統(tǒng)總線之間串行傳送，接口與I/O設(shè)備之間串行傳送
B、接口與系統(tǒng)總線之間串行傳送，接口與I/O設(shè)備之間并行傳送
C、接口與系統(tǒng)總線之間并行傳送，接口與I/O設(shè)備之間串行傳送
D、接口與系統(tǒng)總線之間并行傳送，接口與I/O設(shè)備之間并行傳送
答案：
1－5 C B C B D
6-10 B A A C A
11-15 A D C A A
16-20 B B D B C
21-25 D C B A C
A、ALU和累加器
B、ALU和控制器
C、運(yùn)算器和控制器
D、ALU和主存儲(chǔ)器
2. 計(jì)算機(jī)運(yùn)算速度的單位是（ ）。
A、MTBF
B、MIPS
C、MHZ
D、MB
3. 若十六進(jìn)數(shù)微AC.B，則其十進(jìn)制數(shù)為（ ?。?。
A、254.54
B、2763
C、172.6875
D、172.625
4. 若十進(jìn)制數(shù)據(jù)為137.5則其八進(jìn)制數(shù)為（ ）。
A、89.8
B、211.4
C、211.5
D、1011111.101
5. 若x補(bǔ)=0.1101010，則x原=（ ）。
A、1.0010101
B、1.0010110
C、0.0010110
D、0.1101010
6. 若脂用雙符號(hào)位，則發(fā)生正溢的特征是：雙符號(hào)位為（ ）。
A、00
B、01
C、10
D、11
7. 補(bǔ)碼加法運(yùn)算是指（ ?。?。
A、操作數(shù)用補(bǔ)碼表示，連同符號(hào)位一起相加
B、操作數(shù)用補(bǔ)碼表示，根據(jù)符號(hào)位決定實(shí)際操作
C、將操作數(shù)轉(zhuǎn)化為原碼后再相加
D、取操作數(shù)絕對(duì)直接相知，符號(hào)位單獨(dú)處理
8. 原碼乘法是（ ?。?。
A、先取操作數(shù)絕對(duì)值相乘，符號(hào)位單獨(dú)處理
B、用原碼表示操作數(shù)，然后直接相乘
C、被乘數(shù)用原碼表示，乘數(shù)取絕對(duì)值，然后相乘
D、乘數(shù)用原碼表示，被乘數(shù)取絕對(duì)值，然后相乘
9. 原碼加減交替除法又稱為不恢復(fù)余數(shù)法，因此（ ）。
A、不存在恢復(fù)余數(shù)的操作
B、當(dāng)某一步運(yùn)算不夠減時(shí)，做恢復(fù)余數(shù)的操作
C、僅當(dāng)最后一步余數(shù)為負(fù)時(shí)，做恢復(fù)余數(shù)的操作
D、當(dāng)某一步余數(shù)為負(fù)時(shí)，做恢復(fù)余數(shù)的操作
10. 浮點(diǎn)加減中的對(duì)階的方法是（ ）。
A、將較小的一個(gè)階碼調(diào)整到與較大的一個(gè)階碼相同
B、將較大的一個(gè)階碼調(diào)整到與較小的一個(gè)階碼相同
C、將被加數(shù)的階碼調(diào)整到與加數(shù)的階碼相同
D、將加數(shù)的階碼調(diào)整到與被加數(shù)的階碼相同
11. 在下列幾種存儲(chǔ)器中，CPU可直接訪問的是（ ?。?。
A、主存儲(chǔ)器
B、磁盤
C、磁帶
D、光盤
12. 若存儲(chǔ)周期100ns，每次讀出一個(gè)字節(jié)，則該存儲(chǔ)器的數(shù)據(jù)傳輸率為（ ）。
A、32×106位/秒
B、8×106位/秒
C、80Mb/秒
D、80×106位/秒
13. 靜態(tài)半導(dǎo)體存儲(chǔ)器SRAM指（ ?。?。
A、在工作過程中，存儲(chǔ)內(nèi)容保持不變
B、在斷電后信息仍能維持不變
C、不需動(dòng)態(tài)刷新
D、芯片內(nèi)部有自動(dòng)刷新邏輯
14. 半導(dǎo)體靜態(tài)存儲(chǔ)器SRAM的存儲(chǔ)原理是（ ?。?BR> A、依靠雙穩(wěn)態(tài)電路
B、依靠定時(shí)刷新
C、依靠讀后再生
D、信息不再變化
15. 高速緩沖存儲(chǔ)器Cache一般采取（ ?。?。
A、隨機(jī)存取方式
B、順序存取方式
C、半順序存取方式
D、只讀不寫方式
16. 虛地址是（ ）。
A、不存在的地址
B、用戶編程可使用的地址
C、主存地址
D、磁盤地址
17. 堆棧指針SP的內(nèi)容是（ ?。?BR> A、棧頂單元內(nèi)容
B、棧頂單元地址
C、棧底單元內(nèi)容
D、棧底單元地址
18. 為了縮短指令中某個(gè)地址段的位數(shù)，有效的方法是采?。ā 。?BR> A、立即尋址
B、變址尋址
C、間接尋址
D、寄存器尋址
19. 如果按變址方式讀取操作數(shù)，則有效地址是指（ ?。?。
A、指令中直接給出的地址
B、變址計(jì)算獲得的地址
C、變址寄存器中存放的地址
D、基址寄存器中存放的地址
20. 在向上生長(zhǎng)的堆棧中，如果出棧指令POPx的操作定義為：
M（x）←M（SP）；SP←（SP）-1則入棧指令PUSH X應(yīng)定義為（ ?。?BR> A、M（SP）←M（x）；SP←（SP）＋1
B、M（SP）←M（x）；SP←（SP）－1
C、SP←（SP）＋1；M（SP）←M（x）
D、SP←（SP）－1；M（SP）←M（x）
21. 在微程序控制的計(jì)算機(jī)中，若要修改指令系統(tǒng)，只要（ ）。
A、改變時(shí)序控制方式
B、改變微指令格式
C、增加微命令個(gè)數(shù)
D、改變控制存儲(chǔ)器的內(nèi)容
22. 在不同速度的設(shè)備之間傳送數(shù)據(jù)，（ ?。?BR> A、必須采用同步控制方式
B、必須采用異步控制方式
C、可以選用同步方式，也可選用異步方式
D、必須采用應(yīng)答方式
23. 掛接在總線上的多個(gè)部件（ ）。
A、只能分時(shí)向總線發(fā)送數(shù)據(jù)，并只能分時(shí)從總線接收數(shù)據(jù)
B、只能分時(shí)向總線發(fā)送數(shù)據(jù)，但可同時(shí)從總線接收數(shù)據(jù)
C、可同時(shí)向總線發(fā)送數(shù)據(jù)，并同時(shí)從總線接收數(shù)據(jù)
D、可同時(shí)向總線發(fā)送數(shù)據(jù)，但只能分時(shí)從總線接收數(shù)據(jù)
24. 總線的數(shù)據(jù)通路寬度是指（ ?。?BR> A、能一次并行傳送的數(shù)據(jù)位數(shù)
B、可依次串行傳送的數(shù)據(jù)位數(shù)
C、單位時(shí)間內(nèi)可傳送的數(shù)據(jù)位數(shù)
D、可一次傳送的數(shù)據(jù)的值
25. 串行接口是指（ ?。?。
A、接口與系統(tǒng)總線之間串行傳送，接口與I/O設(shè)備之間串行傳送
B、接口與系統(tǒng)總線之間串行傳送，接口與I/O設(shè)備之間并行傳送
C、接口與系統(tǒng)總線之間并行傳送，接口與I/O設(shè)備之間串行傳送
D、接口與系統(tǒng)總線之間并行傳送，接口與I/O設(shè)備之間并行傳送
答案：
1－5 C B C B D
6-10 B A A C A
11-15 A D C A A
16-20 B B D B C
21-25 D C B A C