一、公司簡介
高拓訊達是一家神馬公司?
雄厚實力：
獲得國家高新技術企業(yè)認證的芯片研發(fā)設計公司
所研發(fā)的DTMB數字電視解調器芯片在行業(yè)內被公認為技術水平，市場占有率95%
吸引了華山資本等國內外風險投資公司的投資
獲得了斯坦福教授、美國國家工程院院士和Google最初投資人的投資
科技部創(chuàng)新基金等國家項目的支持
牛逼團隊：
總裁曾朝煌入選中央組織部的“”
2012年獲評《電子工程專輯》(EE Times-China)“年度中國優(yōu)秀IC設計團隊”。
核心管理成員大都有在美國硅谷超過10年的工作和學習經歷
研發(fā)人員均畢業(yè)于斯坦福、加州伯克利、清華、北大、北航、南開、北郵、北理工、東京大學、滑鐵盧大學、加州理工等國內外優(yōu)秀學府
優(yōu)厚待遇：
極具競爭力的薪酬福利、帶薪年假
免費的午餐及晚餐
員工集體宿舍
優(yōu)秀畢業(yè)生可解決北京戶口
寬松的工作環(huán)境，彈性工作時間
更多信息請登錄公司網站：www.altobeam.com
二、招聘職位
【2016校招】算法工程師(北京總部，R&D)
工作地點：北京
有效日期：2015年11月24日
招聘人數：2 人
職位性質：全職
職位描述：
工作職責：
設計并實現通信系統(tǒng)物理層算法;
與RTL設計組配合以在FPGA及ASIC中有效實現DSP算法;
對射頻和基帶模擬系統(tǒng)建立系統(tǒng)模型;
實驗室及外場測試，分析歸納并解決測試中發(fā)現的問題;
任職資格：
電子工程或者相關專業(yè)，碩士及以上學歷;
熟悉OFDM或單載波系統(tǒng)，包括時頻同步、信道估計、均衡、糾錯編碼(RS，Convolutional Code, Turbo Code, LDPC Code);
熟悉MatlabCC++ 編程;
可熟練操作示波器，頻譜儀等實驗室基本儀器;
有創(chuàng)新精神, 肯鉆研, 認真積極, 有團隊合作精神;
有良好的溝通能力，能夠清晰表述觀點;
【2016校招】ASIC工程師(北京總部，R&D)
工作地點：北京
有效日期：2015年11月24日
招聘人數：2 人
職位性質：全職
職位描述：
工作職責：
運用Verilog VHDL進行邏輯設計或驗證;
完成模塊級綜合和時序驗證;
RTL設計、仿真、驗證;
參與芯片或FPGA的架構設計, 邏輯設計驗證,系統(tǒng)測試, 物理設計等.
任職資格：
電子工程及相關專業(yè)，碩士及以上畢業(yè)生;
對Verilog RTL 設計及驗證有極強能力;
熟習數字信號處理為佳;
有用Perl、C或者TCL的編程能力;
有創(chuàng)新精神, 肯鉆研, 認真積極.
具有團隊合作精神;
有良好的溝通能力，能夠清晰表述觀點;并具有良好的團隊合作
鄭重提示：本信息來源于網絡，請仔細甄別，僅供參考！請您在簽合同之前切勿支付任何形式的費用，以免上當受騙！
高拓訊達是一家神馬公司?
雄厚實力：
獲得國家高新技術企業(yè)認證的芯片研發(fā)設計公司
所研發(fā)的DTMB數字電視解調器芯片在行業(yè)內被公認為技術水平，市場占有率95%
吸引了華山資本等國內外風險投資公司的投資
獲得了斯坦福教授、美國國家工程院院士和Google最初投資人的投資
科技部創(chuàng)新基金等國家項目的支持
牛逼團隊：
總裁曾朝煌入選中央組織部的“”
2012年獲評《電子工程專輯》(EE Times-China)“年度中國優(yōu)秀IC設計團隊”。
核心管理成員大都有在美國硅谷超過10年的工作和學習經歷
研發(fā)人員均畢業(yè)于斯坦福、加州伯克利、清華、北大、北航、南開、北郵、北理工、東京大學、滑鐵盧大學、加州理工等國內外優(yōu)秀學府
優(yōu)厚待遇：
極具競爭力的薪酬福利、帶薪年假
免費的午餐及晚餐
員工集體宿舍
優(yōu)秀畢業(yè)生可解決北京戶口
寬松的工作環(huán)境，彈性工作時間
更多信息請登錄公司網站：www.altobeam.com
二、招聘職位
【2016校招】算法工程師(北京總部，R&D)
工作地點：北京
有效日期：2015年11月24日
招聘人數：2 人
職位性質：全職
職位描述：
工作職責：
設計并實現通信系統(tǒng)物理層算法;
與RTL設計組配合以在FPGA及ASIC中有效實現DSP算法;
對射頻和基帶模擬系統(tǒng)建立系統(tǒng)模型;
實驗室及外場測試，分析歸納并解決測試中發(fā)現的問題;
任職資格：
電子工程或者相關專業(yè)，碩士及以上學歷;
熟悉OFDM或單載波系統(tǒng)，包括時頻同步、信道估計、均衡、糾錯編碼(RS，Convolutional Code, Turbo Code, LDPC Code);
熟悉MatlabCC++ 編程;
可熟練操作示波器，頻譜儀等實驗室基本儀器;
有創(chuàng)新精神, 肯鉆研, 認真積極, 有團隊合作精神;
有良好的溝通能力，能夠清晰表述觀點;
【2016校招】ASIC工程師(北京總部，R&D)
工作地點：北京
有效日期：2015年11月24日
招聘人數：2 人
職位性質：全職
職位描述：
工作職責：
運用Verilog VHDL進行邏輯設計或驗證;
完成模塊級綜合和時序驗證;
RTL設計、仿真、驗證;
參與芯片或FPGA的架構設計, 邏輯設計驗證,系統(tǒng)測試, 物理設計等.
任職資格：
電子工程及相關專業(yè)，碩士及以上畢業(yè)生;
對Verilog RTL 設計及驗證有極強能力;
熟習數字信號處理為佳;
有用Perl、C或者TCL的編程能力;
有創(chuàng)新精神, 肯鉆研, 認真積極.
具有團隊合作精神;
有良好的溝通能力，能夠清晰表述觀點;并具有良好的團隊合作
鄭重提示：本信息來源于網絡，請仔細甄別，僅供參考！請您在簽合同之前切勿支付任何形式的費用，以免上當受騙！